Diseno de Stackup PCB: Guia Completa de Capas, Materiales y Reglas de Apilamiento

Dos Prototipos, Dos Resultados Opuestos

Un equipo de ingenieria en Barcelona lanzo un prototipo de 6 capas para un controlador IoT industrial. Las señales de 2,5 Gbps mostraban jitter excesivo, el test de EMC fallo por 8 dB y la placa se combaba 0,3 mm tras el reflow. Tres revisiones de layout no resolvieron nada. El problema estaba en el stackup: dos capas de señal adyacentes sin plano de referencia entre ellas, asimetria en el apilamiento y prepreg de espesor incorrecto para la impedancia objetivo de 50 ohmios.

Otro equipo, en un proyecto similar, definio el stackup antes de colocar un solo componente. Usaron una configuracion simetrica con planos de tierra adyacentes a cada capa de señal, verificaron la impedancia con el simulador de su fabricante y entregaron la primera revision a produccion sin cambios. El coste de ambos proyectos diferia en menos de un 3%. La diferencia estuvo en planificar el apilamiento antes del ruteo.

> "El stackup es la decision de diseño que mas impacto tiene por minuto invertido. Treinta minutos definiendo bien las capas ahorran semanas de depuracion de integridad de señal." — Hommer Zhao, Fundador de WellPCB

Esta guia cubre todos los aspectos del diseño de stackup: componentes fisicos, configuraciones tipicas de 2 a 8+ capas, materiales, reglas de diseño, control de impedancia y los errores que arruinan prototipos.

---

Que es un Stackup y Por Que Define el Rendimiento de la PCB

Un stackup (apilamiento) es la secuencia ordenada de capas de cobre conductoras y materiales dielectricos aislantes que forman una PCB multicapa. Cada capa tiene una funcion electrica especifica: transportar señales, distribuir alimentacion o servir como plano de retorno para corrientes de alta frecuencia.

El stackup determina cuatro propiedades criticas del circuito impreso:

• Impedancia caracteristica: el grosor del dielectrico entre una traza y su plano de referencia fija Z0. Un error de 10 micrometros en el espesor del prepreg puede desviar la impedancia un 5-8% ^[1].
• Integridad de señal: señales de alta velocidad (PCIe, DDR4/5, USB 3.x) requieren caminos de retorno continuos en planos adyacentes. Sin plano de referencia, la inductancia del lazo de retorno se dispara y aparecen reflexiones.
• Compatibilidad electromagnetica (EMC): los planos de tierra actuan como blindajes internos. Segun la norma IPC-2221, cada capa de señal debe tener un plano de referencia adyacente para cumplir limites de emision radiada ^[3].
• Estabilidad mecanica: un apilamiento asimetrico provoca alabeo (warping) durante la laminacion y el reflow, porque las capas de cobre y dielectrico se expanden a tasas diferentes.

---

Los Tres Componentes Fisicos del Apilamiento

Nucleo (Core)

El nucleo es una lamina rigida de material dielectrico (tipicamente FR-4) con cobre laminado en ambas caras. Se fabrica como un producto semi-acabado con espesor controlado. Los espesores de nucleo estandar van de 0,1 mm a 1,6 mm, y los fabricantes mantienen tolerancias de ±10% en espesor segun IPC-4101 ^[4].

El nucleo aporta rigidez estructural al stackup. En diseños de 4 capas, un unico nucleo central separa los planos internos, mientras que las capas externas se forman con prepreg.

Prepreg (Pre-impregnado)

El prepreg es tela de fibra de vidrio impregnada con resina epoxi sin curar. Durante la laminacion, la presion y temperatura (tipicamente 180 grados C a 15-25 bar) curan la resina, uniendo las capas. El prepreg fluye y rellena los espacios alrededor de las trazas de cobre internas, lo que hace que su espesor final sea menor que el nominal.

Los tipos de prepreg mas comunes son 1080 (espesor curado aprox. 0,066 mm), 2116 (aprox. 0,114 mm) y 7628 (aprox. 0,175 mm). La eleccion del tipo afecta directamente la impedancia: un prepreg 1080 produce un acoplamiento mas fuerte entre traza y plano (menor distancia), resultando en impedancia mas baja para el mismo ancho de traza.

Lamina de Cobre (Copper Foil)

Las laminas de cobre se especifican en onzas por pie cuadrado: 0,5 oz (17,5 micrometros), 1 oz (35 micrometros) y 2 oz (70 micrometros) son los espesores mas utilizados. Las capas externas suelen recibir un electrodeposito adicional durante el proceso de metalizado de vias, añadiendo 20-25 micrometros al espesor final.

Para diseños de alta corriente con cobre pesado, se usan capas de 3 oz o superiores en planos de alimentacion internos.

---

Configuraciones de Stackup: De 2 a 8+ Capas

Stackup de 2 Capas

La configuracion mas sencilla: una capa superior de señal, un nucleo dielectrico y una capa inferior de señal/tierra. Adecuada para diseños de baja densidad con frecuencias por debajo de 50 MHz. El control de impedancia es limitado porque no hay plano de referencia dedicado.

Coste relativo: 1x (linea base).

Stackup de 4 Capas

La configuracion estandar para diseños de complejidad media. El apilamiento tipico es:

Esta configuracion ofrece planos de referencia para ambas capas de señal externas y un par de planos GND/VCC fuertemente acoplados en el centro que actua como condensador de desacoplo distribuido. El espesor total tipico es 1,6 mm.

Coste relativo: 1,3-1,5x respecto a 2 capas.

Stackup de 6 Capas

Añade dos capas de señal internas para diseños con mayor densidad de ruteo. Dos configuraciones comunes:

Opcion A (señal-tierra alternadas): L1 Señal / L2 GND / L3 Señal / L4 VCC / L5 Señal / L6 GND. Cada señal tiene un plano de referencia adyacente. Mejor integridad de señal.

Opcion B (planos centrales): L1 Señal / L2 GND / L3 Señal / L4 Señal / L5 VCC / L6 Señal. Menor coste, pero L3 y L4 comparten plano de referencia y L4 carece de plano adyacente directo. Peor para señales de alta velocidad.

> "Para 6 capas, siempre recomiendo la opcion A aunque cueste un 5% mas en ruteo. Dos capas de señal adyacentes sin plano entre ellas generan crosstalk que ningun filtro arregla despues." — Hommer Zhao, Fundador de WellPCB

Coste relativo: 1,8-2,2x respecto a 2 capas.

Stackup de 8 Capas

La eleccion estandar para diseños de alta velocidad (DDR4, PCIe Gen3/4, Ethernet 1G+). Un apilamiento optimizado:

Este apilamiento ofrece cuatro planos de referencia, dos pares de alimentacion fuertemente acoplados y aislamiento natural entre señales de alta velocidad en L3 y L6. El espesor total tipico es 1,6 mm con prepregs delgados (1080/2116).

Coste relativo: 2,5-3x respecto a 2 capas.

---

Materiales del Dielectrico: FR-4 No es Solo FR-4

El termino "FR-4" abarca una familia de materiales con propiedades muy diferentes. Elegir el grado correcto afecta la impedancia, las perdidas de señal y la fiabilidad termica.

Dk (constante dielectrica) controla la velocidad de propagacion y la impedancia. Un Dk mas bajo permite trazas mas anchas para la misma impedancia, facilitando la fabricacion. Df (factor de disipacion) determina las perdidas de insercion: a 10 GHz, un FR-4 estandar con Df=0,020 pierde 1,2 dB/pulgada, mientras que Megtron 6 con Df=0,002 pierde solo 0,3 dB/pulgada ^[5].

Para la mayoria de diseños por debajo de 3 GHz, un FR-4 estandar o High-Tg es suficiente. Por encima de 3 GHz, los materiales mid-loss o low-loss se vuelven necesarios para mantener los ojos del diagrama abiertos.

---

8 Reglas de Diseño de Stackup que Todo Ingeniero Debe Seguir

Regla 1: Simetria Absoluta

El apilamiento debe ser simetrico respecto al plano central de la PCB. Si la capa L1 tiene cobre de 1 oz sobre prepreg 2116, la capa L8 debe tener la misma configuracion. La asimetria causa alabeo porque las capas de cobre y dielectrico tienen coeficientes de expansion termica (CTE) diferentes. Segun IPC-6012, la deformacion maxima admisible es del 0,75% para clase 2 y 0,5% para clase 3 ^[2].

Regla 2: Cada Señal Necesita un Plano de Referencia Adyacente

Toda capa de señal debe tener un plano de cobre continuo (GND o VCC) en la capa inmediatamente superior o inferior. Este plano proporciona el camino de retorno de la corriente de alta frecuencia. Sin el, la corriente busca caminos alternativos, creando lazos de antena que radian EMI.

Regla 3: Evitar Señales Adyacentes sin Plano Intermedio

Dos capas de señal sin un plano de referencia entre ellas generan acoplamiento capacitivo e inductivo (crosstalk). En un stackup de 6 capas con L3 y L4 como señales adyacentes, el crosstalk puede alcanzar -20 dB, suficiente para corromper señales digitales de alta velocidad.

Regla 4: Acoplar Fuertemente los Planos de Alimentacion

Los planos GND y VCC deben estar lo mas cerca posible entre si (separacion de 0,05-0,1 mm con prepreg 1080). Este par acoplado funciona como un condensador de placas paralelas distribuido en toda la superficie de la PCB, reduciendo la inductancia de la red de alimentacion (PDN) y mejorando el desacoplo de alta frecuencia.

Regla 5: Colocar Señales Criticas en Stripline

Las trazas en capas internas (stripline), rodeadas de planos de referencia por ambos lados, tienen menor emision radiada que las trazas en capas externas (microstrip). Para señales de alta velocidad como DDR4 o LVDS, el ruteo en stripline reduce la EMI entre 6 y 10 dB comparado con microstrip.

Regla 6: Mantener Consistencia de Plano de Referencia por Red

Si una señal empieza referenciada a GND en L2 y luego cambia de capa a una traza referenciada a VCC en L5, la corriente de retorno debe cruzar entre planos. Esto crea una discontinuidad. La solucion: colocar condensadores de desacoplo (100 nF) cerca de las vias de transicion de capa, o mantener la señal referenciada al mismo plano durante todo su recorrido.

Regla 7: Respetar los Espesores Estandar del Fabricante

Cada fabricante de PCB ofrece un catalogo de stackups pre-validados con espesores de nucleo y prepreg especificos. Diseñar con espesores no estandar puede requerir materiales especiales, aumentando el coste un 20-40% y el plazo de entrega 5-10 dias. Antes de fijar el stackup, solicite el catalogo de su fabricante de PCB.

Regla 8: Verificar la Impedancia con el Calculador del Fabricante

Los calculadores de impedancia genericos (online) usan modelos simplificados que ignoran el efecto del grabado trapezoidal, la rugosidad del cobre y el contenido real de resina del prepreg. La desviacion tipica entre un calculador generico y la impedancia medida es de ±8-12%. El calculador del fabricante, calibrado con sus materiales y procesos reales, reduce esa desviacion a ±5% o menos.

---

Control de Impedancia: Como el Stackup Determina Z0

La impedancia caracteristica de una traza depende de cuatro parametros controlados por el stackup:

Para una microstrip de 50 ohmios tipica sobre FR-4 (Dk=4,2), con prepreg de 0,2 mm, el ancho de traza necesario es aproximadamente 0,30-0,35 mm con cobre de 1 oz. Si el prepreg se reduce a 0,1 mm, el ancho de traza baja a 0,15-0,18 mm.

Para pares diferenciales de 100 ohmios (USB, Ethernet), la separacion entre trazas (gap) y el espesor del dielectrico deben controlarse simultaneamente. Una variacion de ±0,02 mm en el gap puede desviar la impedancia diferencial 3-5 ohmios.

> "Nunca envie un diseño a fabricacion sin haber validado la impedancia con el stackup real del fabricante. Los 15 minutos que cuesta esa verificacion evitan que le devuelvan un lote entero por impedancia fuera de tolerancia." — Hommer Zhao, Fundador de WellPCB

El proceso correcto es: (1) definir la impedancia objetivo, (2) obtener el stackup del fabricante con Dk y espesores reales, (3) calcular el ancho de traza y gap con esos datos, (4) confirmar con el fabricante antes de generar archivos Gerber.

---

7 Errores de Stackup que Arruinan Prototipos

Error 1: Diseñar el Stackup Despues del Ruteo

El 60% de los rediseños por integridad de señal se originan en un stackup definido como idea de ultimo momento. Cuando el stackup se decide despues de terminar el layout, las trazas ya tienen anchos y separaciones fijas que no coinciden con los espesores del dielectrico disponible. El resultado: impedancias fuera de tolerancia y meses de iteraciones.

Error 2: Ignorar las Tolerancias del Fabricante

El Dk nominal de FR-4 es 4,2, pero el rango real es 4,0-4,5 dependiendo del contenido de resina del prepreg. Un diseño que asume Dk=4,2 exacto puede tener impedancias reales entre 45 y 55 ohmios cuando la especificacion pide 50 ±5%. Siempre solicite los valores reales de Dk para el tipo de prepreg especifico de su fabricante.

Error 3: Usar Planos de Referencia con Cortes

Un plano de tierra o alimentacion con slots, cortes o zonas vacias bajo una traza de señal obliga a la corriente de retorno a rodear el corte. Esto crea un lazo de antena que radia EMI y altera la impedancia local de la traza. Los tests de EMC fallan sistematicamente cuando hay cortes en planos de referencia bajo señales criticas.

Error 4: Stackup Asimetrico

Una placa de 6 capas con L1-L2 separadas por 0,2 mm de prepreg y L5-L6 separadas por 0,1 mm se alabeara tras la laminacion. El alabeo puede superar 1 mm en una placa de 200x150 mm, causando problemas de montaje SMT y contacto deficiente en conectores.

Error 5: Dimensionar el Stackup Solo por Numero de Capas

Añadir capas no mejora el diseño si las capas adicionales no tienen una funcion electrica clara. Un stackup de 8 capas mal diseñado (sin pares de alimentacion acoplados ni planos de referencia adecuados) rinde peor que uno de 6 capas bien configurado, y cuesta un 30% mas.

Error 6: Mezclar Materiales sin Verificar Compatibilidad

Combinar nucleos de FR-4 estandar con prepregs de baja perdida puede causar problemas de adhesion y delaminacion. Los CTE de los materiales deben ser compatibles. Consulte siempre la tabla de compatibilidad de su fabricante antes de especificar materiales mixtos.

Error 7: Omitir la Via Back-Drill en Diseños de Alta Velocidad

Las vias pasantes en diseños de 8+ capas crean stubs que actuan como antenas resonantes. A 10 GHz, un stub de 1 mm produce resonancia que degrada la integridad de la señal. La tecnica de back-drill (perforacion posterior) elimina el stub no utilizado, pero requiere que el stackup tenga suficiente margen mecanico para la precision del taladrado (±0,1 mm).

---

Como Especificar el Stackup al Fabricante

La comunicacion clara del stackup al fabricante evita errores de interpretacion. Incluya esta informacion en su paquete de fabricacion:

Su fabricante respondera con un stackup propuesto usando sus materiales disponibles y valores reales de Dk/Df. Revise este documento antes de aprobar la fabricacion. Use nuestro calculador de PCB para estimar costes segun el numero de capas y materiales.

---

Preguntas Frecuentes

¿Cuantas capas necesita mi diseño de PCB?

Para diseños con menos de 200 conexiones y frecuencias bajo 50 MHz, 2 capas son suficientes. Entre 200-500 conexiones o con señales digitales rapidas (>100 MHz), 4 capas son el minimo recomendable. Para diseños con buses de alta velocidad (DDR4, PCIe, USB 3.0+) o requisitos estrictos de EMC, 6-8 capas proporcionan el blindaje y la integridad de señal necesarios.

Estoy diseñando una placa con DDR4 y Ethernet gigabit, ¿debo usar 6 u 8 capas y que material me conviene?

Para DDR4 + Ethernet 1G, un stackup de 6 capas con FR-4 mid-loss (Df<0,015) es el punto optimo entre coste y rendimiento. Las 8 capas se justifican cuando ademas hay PCIe Gen3+ o mas de 500 componentes. Si su velocidad de datos no supera 5 Gbps, FR-4 High-Tg (Df~0,020) funciona bien y cuesta un 40% menos que los materiales mid-loss.

¿Puedo cambiar el stackup despues de terminar el layout?

Tecnicamente si, pero implica recalcular todas las impedancias y posiblemente rehacer el ancho de trazas criticas. Un cambio de prepreg de 0,2 mm a 0,15 mm puede requerir reducir anchos de traza de 0,30 mm a 0,25 mm en cientos de segmentos. Es mucho mas eficiente definir el stackup antes de empezar el ruteo y validarlo con el fabricante.

¿Como verifico si mi proveedor de PCB puede fabricar el stackup que necesito?

Envie su dibujo de stackup con requisitos de impedancia y materiales al departamento de ingenieria del fabricante. Un proveedor serio respondera con un stackup ajustado a sus capacidades reales, incluyendo valores medidos de Dk/Df para sus materiales en stock. Si el proveedor no ofrece este servicio, considere evaluar alternativas.

Necesito controlar impedancia a 50 ohmios en mi prototipo, ¿que tolerancia debo exigir y cuanto cuesta?

La tolerancia estandar para control de impedancia es ±10% (45-55 ohmios para un objetivo de 50). Para aplicaciones criticas (RF, DDR4 con margenes ajustados), solicite ±7%. El coste adicional del control de impedancia es tipicamente 5-15% sobre el precio base de la placa, dependiendo del numero de redes controladas y la tolerancia exigida.

¿Es posible mezclar FR-4 y materiales de alta frecuencia en el mismo stackup?

Si, los stackups hibridos combinan nucleos de Rogers o Megtron para las capas de señal de alta frecuencia con prepregs de FR-4 para el resto. Esto reduce el coste un 40-60% comparado con un stackup completamente de material premium. La clave es verificar la compatibilidad de CTE y las condiciones de laminacion con el fabricante, ya que no todos los materiales se pueden co-laminar.

---

Solicite su Stackup Optimizado

El diseño de stackup es el cimiento de toda PCB de alto rendimiento. Nuestro equipo de ingenieria revisa su diseño y propone el apilamiento optimo para sus requisitos de impedancia, integridad de señal y presupuesto.

Solicite una cotizacion con revision de stackup incluida y reciba una propuesta tecnica en 24 horas.