Un buen test eléctrico puede fracasar antes de empezar por culpa del layout
Muchos equipos asumen que el test se resuelve cuando el fabricante propone ICT o flying probe. En realidad, el resultado se decide mucho antes: durante el layout, la definición de keepouts, la altura de componentes, el acceso a masa y la disciplina de design for testability o DFT. Si esa base falla, el proveedor termina improvisando sondas imposibles, reduciendo cobertura o empujando el coste hacia un fixture nuevo.
En una placa de circuito impreso [4] moderna, el problema no es solo "poner pads para test". El problema es crear una estrategia que permita validar red por red sin pelearse con conectores altos, shields, disipadores, BGA, conformal coating o tolerancias mecánicas del producto final. Ahí es donde la diferencia entre una NPI limpia y un arranque caótico se vuelve evidente.
Si está comparando opciones de fabricación, también conviene revisar nuestro servicio de fabricación de PCB, el servicio de montaje PCBA y el calculador de PCB para validar costes, stack-up y viabilidad antes de liberar producción.
"He visto programas con buen esquemático y buen routing perder 3 semanas porque nadie reservó acceso real para test. El fallo no estaba en el fixture; estaba en la decisión de layout." — Hommer Zhao, Fundador & Experto Técnico
Que significa DFT cuando habla de PCBA real y no de teoría
DFT no es añadir un par de pads al final del proyecto. Significa diseñar la PCBA para que un método de prueba concreto pueda tocar, medir y repetir resultados con estabilidad. Eso afecta a montaje PCBA, a la estrategia de prototipo PCBA y al coste total de un programa turnkey.
Para in-circuit test [1], el requisito central es que el bed-of-nails o cama de agujas tenga acceso consistente a los nodos críticos. Para flying probe [2], el acceso puede ser más flexible, pero sigue necesitando áreas tocables, referencias estables y una secuencia razonable de medida. Ninguno de los dos métodos corrige un diseño que dejó nodos enterrados sin acceso o agrupó demasiados puntos bajo un conector.
La regla práctica es simple: si el equipo de test no puede tocar la red con fuerza, repetibilidad y margen geométrico, entonces la cobertura prometida es solo una cifra comercial.
Cuando merece la pena planificar puntos de test desde el esquemático
No todos los proyectos necesitan el mismo nivel de acceso. Pero conviene definir la estrategia de test desde el inicio cuando aparece cualquiera de estos factores:
- series repetitivas donde el fixture se amortiza rápido;
- producto con BGA, QFN, mezcla SMT/THT o rayos X para PCBA;
- electrónica con varios rails, ADC sensibles, buses de comunicación o relés;
- requisito de rastrear fallos por lote en NPI y pre-serie;
- expectativa de turnkey assembly con validación eléctrica antes de box build;
- sectores donde un falso pase cuesta más que unos milímetros extra de layout.
Si además ya sabe que habrá AOI, flying probe e inspección funcional, el diseño de puntos de test debe coordinarse con esa secuencia, no dejarse a un email de última hora. Nuestra guía general de inspección y testing PCB explica los métodos; aquí el foco es cómo preparar la placa para que esos métodos funcionen de verdad.
Reglas de geometría que suelen evitar el 80% de los problemas
No existe un único número universal porque depende del proveedor de fixture, del diámetro de la sonda, de la coplanaridad y del lado accesible. Aun así, estas reglas suelen evitar la mayoría de retrabajos de DFT en PCBA:
| Regla DFT | Valor práctico inicial | Por qué importa | Qué pasa si la ignora | Prioridad |
|---|---|---|---|---|
| Diámetro de punto de test | 1,0 mm mínimo; 1,2-1,5 mm preferido | mejora repetibilidad del contacto | rebotes, marcas pobres, falsas aperturas | muy alta |
| Separación centro a centro | 2,5 mm o más | permite sonda estable sin colisión | fixture caro o cobertura reducida | muy alta |
| Punto de GND distribuido | 1 por zona crítica y varios globales | referencia de medida y diagnóstico | lecturas inestables y depuración lenta | alta |
| Mantener cara de acceso limpia | evitar conectores altos y tornillos sobre test pads | simplifica fixture y programa | necesidad de sonda especial o acceso por dos lados | alta |
| No cubrir pads con máscara/coating sin plan | el contacto debe seguir siendo metálico | asegura continuidad repetible | test intermitente o limpieza extra | muy alta |
| Acceso a rails, reset y buses clave | medir alimentación y comunicación en segundos | acelera NPI y fallo raíz | horas extra de análisis manual | alta |
Estos valores no sustituyen la especificación del fabricante, pero sirven como punto de partida robusto. Si el producto usa encapsulados densos, tolerancias finas o geometrías HDI, conviene alinear DFT con la revisión de DFM PCB y, si aplica, con el servicio de diseño de stackup PCB.
"Cuando el espacio es crítico, no intento poner test pads en cada rincón. Priorizo redes que separan defecto de proceso, defecto de componente y defecto de montaje. Eso recorta horas de debug y evita un fixture ciego." — Hommer Zhao, Fundador & Experto Técnico
ICT vs flying probe: la decisión cambia donde pone los pads
Aunque ambos métodos sirven para detectar abiertos, cortos y valores erróneos, su impacto sobre el layout es distinto.
| Factor | ICT / bed-of-nails | Flying probe | Impacto en diseño | Cuándo conviene |
|---|---|---|---|---|
| Inversión inicial | alta por fixture | baja, casi toda en programación | ICT exige acceso más disciplinado | ICT en volumen medio-alto |
| Tiempo por placa | segundos | minutos | flying probe tolera iteración, no cuello de botella en prototipo | prototipo y NPI |
| Cambios ECO | rework del fixture y del programa | reprogramación más rápida | mejor reservar pads pensando en revisiones | flying probe en diseños inestables |
| Cobertura típica | 80-90% si el acceso es bueno | 75-90% según accesibilidad | ambos dependen del DFT real, no del folleto | cualquiera si el layout coopera |
| Potencia/arranque | puede integrar fixtures y límites dedicados | más limitado para secuencias largas | los rails clave deben quedar accesibles | ICT o FCT en serie |
| Volumen razonable | miles a decenas de miles | 1 a 1.000+ con cambios frecuentes | un mal layout castiga a ambos | depende del plan de producción |
El bed-of-nails tester [3] recompensa la disciplina geométrica. El flying probe recompensa la flexibilidad. Pero ambos sufren cuando el layout es bonito para CAD y hostil para test.
Los errores que más encarecen un fixture de test
En auditorías de NPI, estos son los fallos que más a menudo fuerzan un segundo ciclo de fixture o una reducción de cobertura:
El coste no es solo económico. También afecta al calendario. Un programa que necesita rehacer fixture puede perder de 1 a 3 semanas, y ese retraso suele aparecer justo entre EVT, DVT o arranque de pre-serie, cuando el equipo ya presionó compras, firmware y validación del cliente.
Que redes merece la pena sacar a test aunque el espacio apriete
Cuando la placa está densa, no siempre podrá exponer absolutamente todo. En ese caso conviene priorizar nodos que mejoran diagnóstico y cobertura funcional:
- entradas y salidas de cada rail principal;
- masa de referencia en varias zonas;
- reset, programación y líneas de arranque;
- buses de comunicación críticos: I2C, SPI, UART, CAN o Ethernet según producto;
- nodos de sensado analógico o divisores donde el valor incorrecto cambia la función;
- enable, feedback y puntos de potencia en reguladores;
- interfaces hacia wire harness, cable assembly o box build cuando la frontera placa-cable es fuente frecuente de fallos.
Este enfoque evita un error clásico: dedicar pads a señales poco útiles y dejar sin acceso los nodos que realmente separan "componente malo" de "ensamblaje malo" o "error de firmware".
DFT en productos mixtos: la frontera entre placa, cable y caja
En productos que salen de la placa y entran a arneses o cable assembly, el DFT no termina en la PCBA. Si el fallo final puede venir de un pinout invertido, una mala retención o una interfaz cable-placa inestable, necesita pensar el test como sistema.
Eso implica decidir si el fixture validará solo la placa desnuda ensamblada o también parte del conjunto electrome-cánico. En muchas series conviene dividirlo:
- ICT o flying probe para detectar abiertos, cortos y valores;
- AOI y, si procede, rayos X para verificar soldaduras visibles y ocultas;
- test funcional o de sistema para validar conectividad con cableado, consumo y arranque;
- validación final antes de expedición si el producto entra en electronic assembly manufacturing o box build.
Esa separación reduce discusiones eternas de "la placa pasó" cuando el sistema completo aún falla.
"La cobertura del 90% no sirve si el 10% restante concentra los nodos que más fallan en campo. La cifra impresiona; el diagnóstico real depende de qué redes decidiste tocar." — Hommer Zhao, Fundador & Experto Técnico
Como pedirlo bien al proveedor en RFQ y NPI
Una RFQ débil dice: "incluir test eléctrico". Una RFQ útil dice:
- método esperado: ICT, flying probe o ambos;
- volumen previsto por fase: prototipo, piloto, serie;
- lado preferido de acceso y restricciones mecánicas;
- si habrá coating, shields, tornillos o disipadores antes del test;
- cobertura objetivo por tipo de red;
- qué informes necesita: pass/fail por unidad, límites, serialización, trazabilidad;
- qué cambios de revisión obligan a revisar fixture o programa.
Si el proveedor de montaje PCBA responde con preguntas sobre acceso, sonda, nodos críticos y secuencia de validación, suele ser buena señal. Si solo promete "100% tested" sin discutir cobertura, fixture y límites, esa promesa probablemente vale menos de lo que parece.
Checklist rápido antes de liberar Gerber y centroid
Antes de congelar diseño, revise estas preguntas:
Si falla más de una de estas preguntas, todavía está a tiempo de corregirlo antes de pagar con fixture nuevo, cobertura pobre o debug manual.
Conclusión: el mejor momento para pensar en test fue antes del routing final
Los puntos de test no son un detalle secundario. Son una decisión de coste, calendario y capacidad de diagnóstico. Un layout que reserva acceso útil para ICT, flying probe y validación funcional reduce respins de fixture, mejora cobertura real y acelera la transición de NPI a serie.
Si su próximo proyecto necesita ensamblaje PCB, definición de estrategia DFT, revisión para flying probe o soporte para producción turnkey, podemos revisar su layout y ayudarle a decidir qué puntos de test deben existir antes de liberar fabricación. Para revisar su diseño o su siguiente lote, contacte con nuestro equipo.
FAQ
¿Cuántos puntos de test necesita realmente una PCBA?
Depende de la cobertura deseada y del método. En prototipos simples puede bastar con rails, masa, reset y algunos buses críticos. En producción con ICT, muchos programas buscan 80-90% de cobertura eléctrica y eso suele exigir acceso distribuido a la mayoría de nodos relevantes, no solo 5 o 6 pads convenientes.
¿Qué diámetro y separación debería usar para los test points?
Como regla inicial, use 1,0 mm mínimo y prefiera 1,2-1,5 mm si tiene espacio. Para la separación, 2,5 mm centro a centro sigue siendo una referencia práctica para evitar colisiones de sonda y mantener un fixture razonable. El proveedor puede pedir más si usa cabezales concretos o acceso por dos caras.
¿Flying probe elimina la necesidad de diseñar DFT?
No. El flying probe [2] tolera mejor revisiones y bajo volumen, pero sigue necesitando áreas accesibles, referencia de masa y nodos clave sin obstáculos. Si deja señales enterradas bajo conectores o usa pads demasiado pequeños, el programa seguirá perdiendo cobertura o tiempo.
¿Cuándo compensa pasar de flying probe a ICT?
Normalmente cuando el volumen estable ya justifica el fixture y el tiempo por placa importa más que la flexibilidad. En muchas operaciones, el cambio empieza a tener sentido a partir de miles de unidades o cuando el test por unidad debe caer de minutos a segundos para no bloquear la línea.
¿El conformal coating debe aplicarse antes o después del test de contacto?
Salvo proceso muy específico, el test de contacto debe resolverse antes del coating. Si cubre los pads, la resistencia de contacto cambia y aparecen falsos fallos o limpieza adicional. En sectores de alta fiabilidad, esta secuencia se controla junto con IPC) [5] y el plan interno de validación.
¿Qué errores de layout rompen con más frecuencia un fixture ICT?
Los más comunes son spacing insuficiente, pads bajo conectores altos, falta de GND distribuido, test points sobre caras mecánicamente inaccesibles y ECOs tardías que mueven componentes sin revisar el fixture. Cualquiera de ellos puede añadir 1-3 semanas y varios miles de euros entre rehacer herramienta, programa y depuración.
FAQ
¿Qué estándar debo usar como referencia principal para Puntos de Test en PCBA?
En la mayoría de diseños de PCB, el punto de partida es IPC-2221 para reglas de diseño y IPC-6012 para requisitos de fabricación. Si además hay montaje, conviene revisar IPC-A-610 y definir tolerancias concretas desde la revisión DFM inicial.
¿Qué margen de diseño es razonable antes de pasar a fabricación?
Una regla práctica es no diseñar al límite absoluto del proceso. Si el fabricante publica 4/4 mil o una tolerancia de ±10%, conviene dejar al menos un 20% de margen adicional en geometrías críticas para reducir scrap y respins.
¿Cuándo conviene pedir una revisión DFM al fabricante?
Siempre que haya 4 o más capas, impedancia controlada, cobre pesado, pitch fino, materiales especiales o requisitos IPC Clase 2 o Clase 3. Una revisión DFM temprana suele ahorrar entre 1 y 2 iteraciones de prototipo.
¿Qué documentación mínima debo enviar junto con los Gerbers?
Gerbers completos, archivo de taladros, stack-up o nota de espesor, acabado superficial, espesor de cobre, tolerancias críticas y la clase IPC esperada. Si falta uno de esos datos, el lead time real suele crecer entre 1 y 3 días.
¿Cómo verifico que el coste no se disparará en producción?
Revise tres puntos: reglas mínimas frente a capacidad real del proveedor, número de procesos especiales y yield esperado. En muchos proyectos, eliminar una sola exigencia innecesaria, como microvías o acabado premium, reduce el coste entre un 10% y un 30%.
[1]: ICT permite medir continuidad, valores y presencia/orientación de muchos componentes, pero su rendimiento real depende del acceso físico disponible y de la cobertura definida. [2]: Flying probe es muy útil en prototipo y bajo volumen porque evita fixture dedicado, aunque paga esa flexibilidad con más tiempo por placa. [3]: Un sistema bed-of-nails acelera la producción porque contacta muchos nodos a la vez, pero exige disciplina geométrica desde el diseño. [4]: La densidad creciente de la PCB moderna empuja a planificar DFT antes, especialmente cuando conviven SMT denso, conectores, cableado y validación funcional. [5]: IPC funciona como marco habitual para acordar aceptabilidad, proceso y criterios de fabricación repetible en electrónica. [6]: AOI ayuda a detectar defectos visibles, pero no sustituye el acceso eléctrico que necesita ICT o flying probe para verificar redes y valores.
